PATENT ABSTRACTS OF JAPAN

(11) Publication number:

63166332 A

(43) Date of publication of application: 09.07.1988

(51) Int. CI

H04L 1/20

H03M 13/12

(21) Application number:

61311312

(22) Date of filing:

27.12.1986

(71) Applicant: NEC CORP

(72) Inventor:

YOSHIDA ATSUSHI

(54) DATA RECEIVER


(57) Abstract:

PURPOSE: To improve the transmission efficiency by varying a bus memory length of a Viterbi decoder depending on the quality of a transmission line so as to reduce the delay in the inside of the Viterbi decoder when the quality of the transmission line is excellent.

CONSTITUTION: A measuring means using a Viterbi decoder 103 setting the internal path memory length variably as a Viterbi decoder and a selector 108 and measuring the degree of quality of the transmission line and outputting the result of measurement, a discriminator 102, a subtractor 104, a square device 105, an averaging device 106 and a controlling means 107 setting the path memory length of the Viterbi decoder short when the result of measurement represents the excellent quality of transmission line by the share are provided. When the quality of the transmission line is

excellent, the internal delay in the Viterbi decoder is reduced and the transmission efficiency is improved.

COPYRIGHT: (C)1988,JPO&Japio



19 日本国特許庁(JP)

① 特許出願公開

⑩ 公 開 特 許 公 報 (A)

昭63-166332

@Int_Cl_4

識別記号

庁内整理番号

❸公開 昭和63年(1988) 7月9日

H 04 L 1/20 H 03 M 13/12 8732-5K 6832-5J

審査請求 未請求 発明の数 1 (全4頁)

ᡚ発明の名称 データ受信機

②特 願 昭61-311312

20出 願 昭61(1986)12月27日

②発明者 告田

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

厚

迎代 理 人 弁理士 芦田 坦 外2名

明 細 書

1. 発明の名称

データ受信機

2. 特許請求の範囲

- 2. 前記ピタピ復号器の前記パスメモリ長の股定が、前記アータ受信機の初期トレーニング中に行なわれ、該パスメモリ長の設定の完了後に前記アータの伝送が開始される特許請求の範囲第1項記載のアータ受信機。
- 3. 前記測定手段は,前記復調信号が所定レベルより大か小かを判定する判定器と,該判定器の出力信号から前記復調信号を被算し,誤差を出力する被算器と,該誤差を2乗し,平均化し,誤差電力を出力する手段とを有し,前記制御手段は,前記誤差電力が小であればそれだけ前記ピタピ復号器の前記パスメモリ長を短く設定するものである特許請求の範囲第1項又ば第2項記載のデータ受信機。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は誤り訂正符号としてトレリス符号を付加したデータを有する入力信号を受けるデータ受傷機に関し、特に、データモデム用受信機に関す

ъ.

〔従来の技術〕

従来,との種のデータモデム用受信機は,トレリス符号を用いてデータを復号するピタピ復号器を有している。とのピタピ復号器の内部のパスメモリ長は一定長に固定されている。例えば,CCITT 勧告 V32(9600bps 二線全二重交換回線用モデム)や V33(14400bps 四線全二重専用回線用モデム)においては8 状態のトレリス符号が採用されていて,最良の特性を得る為にパスメモリ長は15シンボル分程度に設定されている。

[発明が解決しようとする問題点]

このため、上述した従来のデータモデム用受信 役では、伝送路品質の良し悪しにかかわらず、常 にピタピ復号器による15シンボル程度の内部遅 延が存在するため、実質的な伝送効率が低下する という欠点がある。

記パスメモリ長の設定が,前記アータをアル受信機の初期トレーニング中に行なわれ,該パスメモリ長の設定の完了後に前記アータの伝送が開始されるデータ受信機が得られる。

また、本発明によれば、前記測定手段は、前記 復調信号が所定レベルより大か小かを判定する判 定器と、該判定器の出力信号から前記復調信号を 被算し、誤差を出力する被算器と、該誤差を2乗 し、平均化し、誤差電力を出力する手段とを有し、 前記制御手段は、前記誤差電力が小であればそれ だけ前記ピタピ復号器の前記パスメモリ長を短く 設定するものであるアータ受信機が得られる。 〔実施例〕

次に本発明の実施例について図面を参照して説明する。

第1図を参照すると、本発明の一実施例による データモアム用受信機は、伝送路(図示せず)から、誤り訂正符号としてトレリス符号を付加した アータを有する入力信号 IN を受ける。復調及び回 線等化手段101は、前記入力信号を復調し、か 記ピタピ復号器の内部の遅延を減少させることが でき、伝送効率を向上せしめることができるデー タ受信機を提供することにある。

[問題点を解決するための手段]

更に,本発明によれば,前記ピタピ復号器の前

つ特性の等化を行って復調信号を出力する。判定器 1 0 2 は前記復調信号がレベル"1"かレベル"0"かを所定しきい値レベルに比較することにより判定する。即ち、判定器 1 0 2 によりアナロクの復調信号がアジタルの復調信号に変換される。

ピタピ復号器103は、数デンタルの復調信号を受ける演算装置200と、この演算装置200 の出力信号を受ける16シンポル分のペスメモリ201~216とを有している。1シンポルの間隔は416μs(=1/2400s)であり、データ伝送速度は9600bpsである。演算装置200は、一般に、ACS(add compare and select device)とよばれる。ピタピ復号器103は、前記トレリス符号を用いて前記データを復号する。

とのようにして,入力信号 IN は復調及び回線等化手段 1 0 1 , 判定器 1 0 2 , ピタピ復号器 103 により受信データ (RD) とされる。

一方,減算器104は,判定器102の出力信号から復調及び回線等化手段101の出力信号を 滅算し,誤差を出力する。との誤差が大きければ

特開昭63-166332(3)

大きい程,信号の形がくずれており,伝送路の品質が悪い。この誤造は二乗器105及び平均化器106にて誤差電力として求められ,この値が設定値より大であるか小であるかを比較器107にて比較される。

更 に セレクタ 1 0 8 は ピタピ復号器 1 0 3 のパスメモリの中で、8 シンポル後の復号結果及び 1 6 シンポル後の復号結果のいずれかを選択して受信データ (RD) として出力するべく接続されている。

さて初期トレーニングシーケンスの終了直前に、前記誤差電力を求め、この値が設定値(信号電力に対し約-23 dB)より大ならセレクタ108はピタピ復号器103の復号結果のうち16シンポル後の復号結果を受信データ(RD)として選択し、ピタピ復号器103の誤り訂正能力を強化し、誤差電力が設定値より小なる場合は8シンポル後の復号結果を選択し、内部遅延を減少する。

とのように本データモデム用受信機は,初期トレーニング期間に前配誤差電力を測定するととに

に種々の設計変更を施したものをも含む。例えば,上記実施例では、ピタピ復号器としてパスメモリ 長を長・短2段階に設定し得るピタピ復号器を用いたが、パスメモリ 長を3種以上に設合、比較器 107の代りに、前記観であるとは側では9600bqsの ける必要がある。更に、本実施例では9600bqsの アータモデムでパスメモリ 長が8シンポル/16シンポルの場合につき説明したが、他は頻のアータモデムにも適用可能であるとは明らかである。

[発明の効果]

以上説明したように本発明はビタビ復号器のパスメモリ長を伝送路の品質によって可変とすることにより、伝送路の品質が良い場合に前記ビタビ復号器の内部の遅延を減少させることができ、伝送効率の向上を達成できる効果がある。

より伝送路の状態を把握し、該跟差電力が設定値よりも小の場合は伝送路の品質が良いので、とりを短かく設定して内の短距の短縮を達成し、前記誤差電力が設定値とり遅いの短縮を達成し、前記誤があって、ピタピを移りのは伝送路の品質が悪いので、ピタピを移りのはなどを受けるという初期設定を行なり。これは対象定定了後に、上記アータの伝送が開始され

なお、このデータモデム用受信機にないて、ピッタピ復号器103とセレクタ108との組合せは、内部のパスメモリ長を可変的に設定し得ると選問器104、試算器104、二乗器105、平均化器106の組合せは、伝送路の品質の程度を測定し、測定結果を出力する測定定結果が前記に送路の品質が良いしていればそれだけ前記ピタピ復号器の前記パスメモリ長を短く設定する制御手段として物く、ない、本発明は上記実施例に限定されず、それ

第1回は本発明の一実施例によるデータモデム 用受信機のプロック図である。

図において、

101…復調をよび回線等化手段,102…判定器,103…ビタビ復号器,104…減算器,105…二乗器,106…平均化器,107…比較器,108…セレクタである。

代理人 (7783) 升度士 池 田 箴 保



特開昭63-166332 (4)

